СИСТЕМА НА КРИСТАЛЛЕ «МЦСТ R-500S»
МИКРОПРОЦЕССОР НОВОГО ПОКОЛЕНИЯ «ЭЛЬБРУС»
0,13 мкм 0,13 мкм
500 МГц 300 МГц
15,0х12,6 мм2
51 млн 75,8 млн
HFC BGA/900 HFC BGA/900
1,05/2,5/3,3 В 1,05 / 3,3 В
< 5 Вт 6 Вт
– 21 июля 2008 года прошел испытания новый отечественный процессор "Эльбрус-3М1" Тактовая частота процессора составила 300 МГц. за один такт процессор выполняет 23 операции
На глазах у публики 300-Мгц Эльбрус-3М, в режиме совместимости с IA32 командами обогнал 500-Мгц Intel Pentium III в тестах SPEC. Фактически это означает, что реализована и работает бинарная совместимость с IA32 архитектурой. Т.е. двоичный компилятор, мини-ОС, архитектурные нововведения, заточенные под бинарную совместимость работают. Про то, что работал режим работы в кодах Эльбруса было ясно уже после завершения гос-испытаний, где процессор показывал скорость сравнимую с Pentium 4 2 GHz. Разница в скорости вычислений при различных режимах работы обусловлена тем, что при компилятор способен гораздо более качественно оптимизировать код из исходных кодов, чем двоичный код, уже откомпилированных под другую архитектуру программ.
- Производительность — 1-2 млрд оп/c (в зависимости от решаемых задач);
- Пиковая производительность — 23.7 GIPS / 2.4 GFLOPS (64 разр.);
- Проектные нормы — 0,13 мкм;
- Количество транзисторов — 50 млн
ВК "Эльбрус-90 микро" в конструктиве ноутбука Процессор «МЦСТ-R500» Архитектура SPARC v8 Производительность 500 MIPS/200 MFLOPS Тактовая частота 500МГц Объем ОЗУ не менее 512 Мбайт Объем видеопамяти не менее 8 Мбайт Диагональ экрана 15” Разрешения экрана Цветной, 1024х768х18бит Яркость экрана 350кд/м2 Flash-накопитель до 4ГБайт Каналов USB до 4 Каналов RS232/422 до 2 (возможно расширение на PMC-мезонинах) Интефейс типа Ethernet 10/100, витая пара 1 Встроенная клавиатура 83кл. Встроенный манипулятор Указат. устр-во и 2кл. Спутниковая навигация GPS/ГЛОНАСС приемник Питание Пост., 10-36В Потребляемая мощность 27вт На частоте 500 МГц Встроенная аккумуляторная батарея 3А/ч 16,8В Внешняя аккумуляторная батарея 10А/ч 14,4В Сетевой адаптер для питания от сети ~220В До 120Вт Средства расширения 2 PMC-мезонина Рабочая температура -20-+50 (с возможностью подачи энергии на встроенный подогрев ЖКИ --40-+50) Вибростойкость 2g Удары многократные 15g, 5-15мс Удары однократные 100g, 15мс Падение на пол 0,75?м Дегазирующих растворы, агрессивные среды да Статическая и динамическая пыль да Соляной (морской) туман да Операционная система МСВС, Solaris,Linux В стадии разработки находятся Эльбрус-S Основные характеристики системы на кристалле «Эльбрус-S» Характеристики Значения 1 Технологический процесс КМОП 0.09 мкм 2 Рабочая тактовая частота 500 МГц 3 Пиковая производительность: * 64 разряда 11,1 GIPS/4,0 GFLOPS, * 32 разряда 15,9 GIPS/8,0 GFLOPS, * 8/16 разряда 37,7 GIPS/20,4 GFLOPS. 4 Разрядность данных: * целые 32, 64 * вещественные 32, 64, 80 5 Кэш-память команд 64 Кбайт 6 Кэш-память данных 64 Кбайт 7 Кэш-память второго уровня 2 Мбайт 8 Кэш-таблица страниц 512 9 Пропускная способность шин связи с кэш памятью 16 Гбайт/сек 10 Пропускная способность шин связи с оперативной памятью 4,8 Гбайт/сек 11 Состав шин PCI SCSI 12 Состав каналов вв./выв. 2 Гбайт/сек, межпроц. 3 x 4 Гбайт/сек 13 Площадь кристалла, мм2 ~190 мм2 14 Количество транзисторов 90 млн 15 Количество слоев металла 8-9 16 Тип корпуса / количество выводов HFCBGA / ~1156 17 Размеры корпуса 35х35 мм 18 Напряжение питания 1,0 / 2,5 В 19 Средняя рассеиваемая мощность ~10 Вт
Микросхема R-500S представляет собой двухпроцессорную систему на одном кристалле с встроенными кэшем второго уровня, контроллером оперативной памяти и контроллерами периферийных каналов. Она явялется наиболее производительной отечественной универсальной системой на кристалле с процессорным ядром архитектуры SPARC. Микросхема разработана по технологическим нормам 0,13 мкм с использованием библиотек стандартных элементов.
Микросхема R-500S предназначена для создания высокопроизводительных одноплатных ЭВМ для носимых и встроенных применений.
В микросхеме реализованы функции и режимы, обеспечивающие:
- организацию параллельных вычислений;
- аппаратную поддержку организации многоуровневой памяти;
- организацию многомашинных комплексов;
- полную программную совместимость с архитектурой SPARC V8;
- отказоустойчивость (режим дублирования работы 2-х процессорных ядер и возможность реакции операци онной системы на обнаруженный сбой),
- исправление одиночных и обнаружение двойных ошибок в используемых встроенных памятях и в оперативной памяти, контроль по четности встроенных памятей, не содержащих уникальной информации.